EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 176 177 178 179 180 181182183 / 183 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

whitedogg

发表于 2024-8-5 17:03:43 | 显示全部楼层

学习一下

回复支持反对

o7yyyyy

发表于 2024-8-9 13:49:10 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

htc1003

发表于 2024-8-9 14:15:06 | 显示全部楼层

谢谢

回复支持反对

zenghan0323

发表于 2024-8-9 16:27:39 | 显示全部楼层

学一下

EETOP创芯人才网职位发布入口

回复支持反对

BRUNOS

发表于 2024-8-11 15:51:01 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

沙河粉

发表于 2024-8-11 16:14:34 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

manish12

发表于 2024-8-11 18:46:43 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

grandcloud

发表于 2024-8-12 08:50:47 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

huikong2013

发表于 2024-8-12 14:09:59 | 显示全部楼层

支持

EETOP创芯人才网简历投递入口

回复支持反对

hongshui

发表于 2024-8-12 14:21:39 | 显示全部楼层

看看

回复支持反对

1 ... 176 177 178 179 180 181182183 / 183 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-9-21 13:19 , Processed in 0.024604 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /2