请教------Staszewski 专著"ADPLL"的阅读

noise7816

近日阅读Staszewski 专著"All-Digital.Frequency.Synthesizer.in.Deep-Submicron.CMOS",感觉非常吃力,很多东西都一知半解.不知道大家有没有同感?可否提供一些更好的阅读建议以加深理解,加快阅读速度?

scpuke

1， 读者需要有一定的PLL基础知识。完全没PLL知识的人去读困难度指数上升。
2， ADPLL系统是偏数字逻辑的设计，DCO/TDC实现上又是RF设计流程。要完全理解ADPLL系统，需要在digital/RF两个领域都比较熟悉。不要说新手了，即便是老手这样的要求也比较苛刻，大部分工程师要么只懂digital，要么只懂RF。
3， ADPLL复杂度达到了优秀博士生的水平。印象中，Staszewski 的ADPLL方案，就是大概2000年左右TI的一个实习博士生的预研项目。

如果你要学ADPLL知识，建议如下：
1，补充PLL知识
2，从ADPLL的系统建模入手，先不看TDC/DCO的具体电路实现。精读1/3/4/6章，理清楚“时间”“频率”“相位”“控制环路”这些概念。强烈建议用verilogAMS建模实现，verilogAMS对digital和RF都很友好。
3，能搞定ADPLL系统建模了，再去看TDC/DCO的电路实现。TDC是ADPLL的系统性能瓶颈所在，每年都有不少新的paper。

noise7816

回复 2# scpuke


    EETOP果然潜伏有众多高手.诚挚感谢SCPUKE的热心指点,谢谢!后续将借鉴前辈的指点继续学习.之前的准备有:Razavi"模电"+池保勇"射电"+Razavi"射电(2ed)"PLL相关章节+BEST"PLL"+以前搞过一些DSM,现在看来基础还是不够扎实,还得加倍努力.

fzj_001

之前也在看，感觉也是不太适应，后面有时间再拿起来好好研究

creek

   

scpuke 发表于 2018-10-19 10:53
1， 读者需要有一定的PLL基础知识。完全没PLL知识的人去读困难度指数上升。
2， ADPLL系统是偏数字逻辑的设 ...

牛，服。

星君

   

scpuke 发表于 2018-10-19 10:53
1， 读者需要有一定的PLL基础知识。完全没PLL知识的人去读困难度指数上升。
2， ADPLL系统是偏数字逻辑的设 ...

牛，刚接触这些确实无从下手

yunsgao

   

scpuke 发表于 2018-10-19 10:53
1， 读者需要有一定的PLL基础知识。完全没PLL知识的人去读困难度指数上升。
2， ADPLL系统是偏数字逻辑的设 ...

感谢大佬的分享