设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › systemverilog 和systemc，e,evra语言比较，有哪些优缺 ...
12345
返回列表 发新帖
楼主: wuyingpan06

systemverilog 和systemc，e,evra语言比较，有哪些优缺点？questa与vcs有哪些优缺点？

[复制链接]
rr253
发表于 2010-5-15 08:09:01 | 显示全部楼层
questa和modelsim基本上算同一个东西
回复 支持 反对

举报

hkof11
发表于 2010-5-17 12:08:14 | 显示全部楼层
多谢啦啊啊啊啊
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

举报

geng0202
发表于 2010-5-17 23:51:01 | 显示全部楼层
SystmC用于ESL建模，systemverilog用于验证，现在都是IEEE标准了
回复 支持 反对

举报

geffory
发表于 2010-5-18 09:50:56 | 显示全部楼层
如果要SOC验证用的话还是SystemC建模+C++做TestCase，中间在用上VPI比较方便
回复 支持 反对

举报

hanzokram
发表于 2010-5-18 23:05:13 | 显示全部楼层
不错  学习了
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

举报

icfans3
发表于 2010-5-31 22:06:45 | 显示全部楼层
有收获~~~~~~~~
回复 支持 反对

举报

12345
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 23:00 , Processed in 0.017510 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表