systemverilog 和systemc，e,evra语言比较，有哪些优缺点？questa与vcs有哪些优缺点？

rr253 · 发表于 2010-5-15 08:09:01

questa和modelsim基本上算同一个东西

hkof11 · 发表于 2010-5-17 12:08:14

多谢啦啊啊啊啊

geng0202 · 发表于 2010-5-17 23:51:01

SystmC用于ESL建模，systemverilog用于验证，现在都是IEEE标准了

geffory · 发表于 2010-5-18 09:50:56

如果要SOC验证用的话还是SystemC建模+C++做TestCase，中间在用上VPI比较方便

hanzokram · 发表于 2010-5-18 23:05:13

不错学习了

icfans3 · 发表于 2010-5-31 22:06:45

有收获~~~~~~~~

账号		自动登录	找回密码
密码			注册

站长推荐 /1