VHDL还有前途吗？

nklc2009 · 发表于 2010-4-26 23:17:38

我们实验室基本是VERILOG为主

thmoasmary · 发表于 2010-4-27 09:56:50

现在就用VHDL，发现看verilog的代码不是很习惯

flyingme · 发表于 2010-4-27 10:49:40

vhdl写起来是麻烦很多。将来的趋势是越简单越好。也许将来VERILOG也被淘汰的，被替换成一种系统级别
的语言。所以，用什么语言无所谓。关键是算法和设计思想

rayking · 发表于 2010-4-27 12:31:34

小弟一直用VHDL 觉得很强大现在公司用Verilog 觉得各有所长

reinhart · 发表于 2010-4-27 15:26:03

本质都是在描述电路，其实没什么太大区别。感觉VHDL更学术一些，verilog更贴近工业。
对于一个IC工程师，应该两者都明白。
不过两者并存确实对工作带来不少麻烦。

teleixi · 发表于 2010-4-27 18:54:33

VHDL是一个4亿美元的错误

经典！

lincoln24 · 发表于 2010-4-27 20:05:11

这还真不好说。。。

sinophile · 发表于 2010-4-27 21:23:17

国外的一般都用VHDL，国内都用Verilog吧~

skywolfer · 发表于 2010-4-28 07:33:38

VHDL 还是很有用的，不论是在欧洲还是美国。....

skywolfer · 发表于 2010-4-28 07:43:20

有的公司还限定，跟他往来要用 VHDL....所以就看你是跟哪些人做生意了

站长推荐 /2