设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最新版：Writing Testbench using SystemVerilog

123 4 / 4 页下一页

发新帖

楼主: kevin_gene

最新版：Writing Testbench using SystemVerilog

发表于 2009-9-20 16:43:47 | 显示全部楼层

eetop eetop

回复支持反对

发表于 2010-2-25 18:08:09 | 显示全部楼层

thanks for sharing~

回复支持反对

发表于 2010-2-25 21:02:23 | 显示全部楼层

thanks

回复支持反对

发表于 2010-2-25 21:12:48 | 显示全部楼层

thanks

回复支持反对

发表于 2010-2-25 21:38:43 | 显示全部楼层

好东西，看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-2-26 11:00:22 | 显示全部楼层

很好，正在学习中！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-3 21:31:15 | 显示全部楼层

验证很重要，多谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-8-9 15:56:25 | 显示全部楼层

从名字来看还不错，先下了看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-10 21:51:30 | 显示全部楼层

好东西，谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-2-28 11:01:54 | 显示全部楼层

正在学习中谢谢了好资料

回复支持反对

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-26 10:01 , Processed in 0.022056 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表