国内用system verilog请说一声.

crazyanswer

了解。
来学习一下

guangleigama

相对来说，方法学的变化慢于工具的变化，因此感觉掌握验证思想更重要一些；当然，验证工具反过来对于验证方法的改进也是有一定的作用的。

genghis

软件我刚下了，但没有license，谁有能发给我啊。不胜感激。
可以把产生license的keygen文件发给我。
我的邮箱 zhaosy05395@szcie.pku.edu.cn

hellozwx

SV吧，软件支持好

william001

Thanks for sharing

Journeyman

正在学习中...

hantom

原帖由 karnizhu 于 2007-10-12 12:28 发表

                               
登录/注册后可看大图

个人认为SystemVerilog用于复杂的芯片设计验证是目前业界的趋势，三大EDA厂商也在力挺之，大的design house渐渐使用它作为主流验证语言，原因有一下几个：
（1）SystemVerilog向下兼通VerilogHDL，而VerilogHDL目前 ...

小弟倒不認為 E language 會消失在歷史舞台, 式微是有可能的.
但是 Verisity 這間公司所做的很多 verification methodology, 其實會被廣泛的運用在
cadence 後續的 support.
向下相容這件事情　只是給以往習慣 Verilog 的人可以早點進入, 但是 Verilog 先天上就不是個
好的 HVL, 充其量, Verilog 只能算是好學的 HDL 而已 (連好的 HDL 都算不上)

如果以 verification 的眼光來看, Verisity 所想推廣的 concept 就這樣被 Synopsys
透過商業手法給做掉, 很可惜...

hjie

支持中！

sarumwl

请问和System C有什么区别啊？