在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: terry8876

[求助] 如何让LVS不检查某个库的器件?

[复制链接]
发表于 2021-6-21 17:22:21 | 显示全部楼层


猴子砍树 发表于 2021-6-17 14:55
可以的 include那里


但是好像会报出这个错。。跑不下去。。
捕获.JPG

点评

最后还有一个SHORT没写  发表于 2024-11-15 11:12
发表于 2021-6-21 18:04:31 | 显示全部楼层


FOREVER10 发表于 2021-6-21 17:22
但是好像会报出这个错。。跑不下去。。


第二行  加个SHORT
发表于 2021-6-22 07:06:21 | 显示全部楼层
设计电路的时候就应该先规划好所有这些器件name前面加个符号,比如 AA.然后在出了网表之后处理一下就可以了
发表于 2023-7-20 15:58:43 | 显示全部楼层


terry8876 发表于 2018-7-13 18:09
解决办法之一:q一下器件,点击add,name写上 lvsIgnore,value填上 TRUE (注意大小写),OK。

然后跑LVS ...


高手,厉害!
发表于 2023-12-21 14:25:51 | 显示全部楼层


但是没用吧,提取的网表里面是断开的
发表于 2023-12-21 14:31:20 | 显示全部楼层


tuohong 发表于 2021-6-21 09:59
这样的话该器件被ignore掉,但是各端线名保留,看起来是当作open处理的,能当short处理不?
...


同问,兄台后面是如何处理这个问题的呢
发表于 2024-1-11 16:25:05 | 显示全部楼层
这个问题按三楼来,路线不要错了
发表于 2024-6-24 14:01:07 | 显示全部楼层


strongy 发表于 2018-7-15 16:17
LVS FILTER R(RP) SHORT SOURCE
LVS FILTER C(CP) OPEN SOURCE


请问(RP)和(CP)是什么意思?
发表于 2024-8-15 10:54:17 | 显示全部楼层
学习学习
发表于 2024-11-21 14:09:08 | 显示全部楼层
我也是想知道的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 00:36 , Processed in 0.022771 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表