如何让LVS不检查某个库的器件？

terry8876 · 发表于 2018-7-13 17:31:07

您需要登录才可以下载或查看，没有账号？注册

x

如题，电路为了仿真，加了很多analogLib里的理想电阻和理想电容，版图中实际是没有画这些电容的，如何让LVS不检查这些仿真用的电阻/电容呢？或者说如何“屏蔽”某个库，对这个库的器件不做检查？

terry8876 · 发表于 2018-7-13 18:09:08

解决办法之一：q一下器件，点击add，name写上 lvsIgnore，value填上 TRUE （注意大小写），OK。

然后跑LVS就不检查这个器件了。

strongy · 发表于 2018-7-15 16:17:20

LVS FILTER R(RP) SHORT SOURCE
LVS FILTER C（CP） OPEN SOURCE

ormstrang · 发表于 2018-7-15 19:12:59

@strongy n你的方法是在calibre的option里设置的吗

lwl5505003 · 发表于 2018-7-16 16:23:37

回复 1# terry8876

3楼回答你了，在LVS rule里面加

sjzdzzgc · 发表于 2018-7-19 09:56:06

回复 3# strongy

学习了，多谢

FOREVER10 · 发表于 2021-6-17 13:47:12

strongy 发表于 2018-7-15 16:17
LVS FILTER R(RP) SHORT SOURCE
LVS FILTER C（CP） OPEN SOURCE

这个如果需要在GUI里设置，可以吗

猴子砍树 · 发表于 2021-6-17 14:55:40

FOREVER10 发表于 2021-6-17 13:47
这个如果需要在GUI里设置，可以吗

可以的 include那里

tuohong · 发表于 2021-6-21 09:59:34

terry8876 发表于 2018-7-13 18:09
解决办法之一：q一下器件，点击add，name写上 lvsIgnore，value填上 TRUE （注意大小写），OK。

然后跑LVS ...

这样的话该器件被ignore掉，但是各端线名保留，看起来是当作open处理的，能当short处理不？

tuohong · 发表于 2021-6-21 10:01:53

改command file那个，不知道为啥不起作用。检查report，发现option那里已经出现了写进去的语句，说明用法没错。但是结果一直对不上，跟什么都没写一个效果，奇了个大怪。

[求助] 如何让LVS不检查某个库的器件？