求助ICC导入网表子模块问题

pkji345 · 发表于 2018-5-20 15:23:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问，我做ICC的时候，将DC导出的verilog网表导入到ICC内，做完布线布局后，因为网表内是多个我做的模块，再加上一个实例化了这些模块的顶层模块，后面ICC导出gds时，将gds导入到cadence，才发现只有一个顶层模块。然后我发现，我导入网表时，就只有标准单元库的模块，没有我自己实例化的模块，是因为我导入网表时有什么参数没有设置正确吗？还是要把网表内每个模块建一个.v网表，然后一起导入ICC，再设置顶层模块？

导入网表的时候就只有紫色的标准单元库的模块，没有网表里的子模块，莫非需要自己一个个子模块去生成相应的library，再去将对应的library作ref lib，一层层的往上调用吗？
我用的指令是，import_designs -format verilog -top Top -cel Top {./design_data/Top.v}
下面的图一是我导入网表后出来的界面。

图1，网表加载后出来的界面

图二是我设置TLU时用的map

图2，用的map

pkji345 · 发表于 2018-5-20 17:10:41

人工置顶

pkji345 · 发表于 2018-5-20 21:29:23

人工顶

[求助] 求助ICC导入网表子模块问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1