设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Book: Joseph Cavanagh-Verilog HDL Design Examples

12 3 / 3 页下一页

发新帖

查看: 5556|回复: 26

[资料] Book: Joseph Cavanagh-Verilog HDL Design Examples

发表于 2018-5-13 11:28:40 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Joseph Cavanagh-Verilog HDL Design Examples-(2018).pdf (6.41 MB, 下载次数: 178 )

回复

发表于 2018-5-13 16:58:04 | 显示全部楼层

Thanks

回复支持反对

发表于 2018-5-13 18:40:47 | 显示全部楼层

thankyou.down

回复支持反对

发表于 2018-5-14 08:07:49 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2018-5-14 09:31:51 | 显示全部楼层

你好，谢谢你了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-14 10:10:36 | 显示全部楼层

Thanks for you book.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-14 10:12:10 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-14 13:12:51 | 显示全部楼层

Very new book (2018) with practical examples in Verilog

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-14 19:06:36 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-15 18:30:39 | 显示全部楼层

回复 1# sv39933993

thanks

回复支持反对

12 3 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 04:37 , Processed in 0.022392 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表