在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: houjs

[原创] 面向微电子专业的免费培训—工艺规则DRC/LVS/RCX的Rule开发及验证

[复制链接]
发表于 2018-5-15 12:32:22 | 显示全部楼层
thanks
 楼主| 发表于 2018-5-15 16:26:45 | 显示全部楼层
根据前几次培训的反馈,深圳的培训增加了如何快速阅读理解DRC/LVS Code的方法,通过图形化的界面显示layer的依赖关系来分析Code,通过自动化debug每个中间layer的输出结果来分析每条语句的具体含义。
 楼主| 发表于 2018-5-22 19:31:08 | 显示全部楼层
回复 22# houjs


      2018年5月19日,5月20日,公司在深圳举行了DRC Runset/LVS Runset/RCX Runset/ESD_Latchup Runset和Pcell QA的培训,与在上海/北京的培训内容相比,本次培训增加了如何通过xcal工具快速阅读和理解DRC code的内容,培训内容随着听众的反馈和建议一次比一次丰富,受到了工程师的好评。

    一位参加深圳培训的工程师写到:“感谢2位博士讲师给我们带来精彩的drc/lvs/esd/rcx/pcell等方面的介绍。你们辛苦了! 也期待两位博士再次来深圳介绍新的产品。我们深知自主研发eda是一条及其艰难的路。但庆幸的是 ,有这样的国内企业一直在这个领域坚持着。真心希望国内能够多一些这样的企业,去从最基础的eda软件层面来帮助我们国内企业提高设计质量,提升产品竞争力。目前市面上的传统商业巨头Synopsys,Cadence,Mentor能够普遍使用,其实也是依靠广大用户的一直使用和反馈得以发展到今天这个局面的。 所以真心希望大家能给这样的企业多一些支持,多使用以及多多提一些建议。”

    另一位工程师写道: “培训很精彩,受益良多,下次还捧场。中国芯发展太需要这样的企业了。”

    一位来自外地的高校教师周五下午刚刚得知培训消息,周五连夜乘飞机到达深圳,对培训中提到技术和产品提出了很多中肯的建议,并希望积极开展合作,探索国内IC产业的产学研合作新模式。
 楼主| 发表于 2018-7-26 17:28:35 | 显示全部楼层
我下周在上海,如果有对DRC/LVS/RCX Runset培训有兴趣想交流沟通的,可以私下交流。
 楼主| 发表于 2018-8-12 10:01:51 | 显示全部楼层
关于DRC/LVS/RCX Runset及ESD/Latch up Runset和Pcell QA的培训,
有部分工程师反映: 现场培训地域太分散不太好照顾到所有地区的人,如果看
ppt或者视频由于缺乏交流和互动,效果还不是太好。
     为了兼顾现场培训和线上培训的好处,本培训考虑采用
skype线上直接交流互动的方式进行培训。基本的培训模式是:主讲
人通过skpye共享屏幕的方式进行培训讲解,学员可随时提问与讨论,
交流与互动的时间大约占比三分之一的时间,这样可以兼顾现场培训
与线上培训的优势,提高培训效果。
     如果对skype的线上交流培训感兴趣,可以私信联系。
 楼主| 发表于 2018-9-21 07:22:52 | 显示全部楼层
本帖最后由 houjs 于 2018-9-21 07:24 编辑

回复 25# houjs


   

一个人的最佳创新年龄是多少岁?

    最近在写相关技术文章时,把多年前自己从事的工作进行了梳理,一个比较偶然的发现是;越是创新比较大,技术难度高的工作,自己从事研究开发的年龄越小,随着年龄的增长,发现个人原始技术创新的动力和能力都有所下降。

    我把个人创新的阶段分为以下几个阶段:

1.    20 -   30

    这个阶段技术创新动力最大,创新成果最多。原因是:在本科和博士求学期间,由于有毕业课题的压力,并且体力和精力旺盛,遇到各种难题会想尽各种方法解决。特别是:年轻时没有各种思路束缚,可以随意发挥自己的想象力,不怕失败。毕业后刚从事工作时,想尽早证明自己的能力,在工作中也积极创新,发掘各种可能的机会,因此在工作的最初几年也有较多创新。

    可惜的是:当时并没有意识到这个人生宝贵的创新阶段,没有抓住时机做出更多的创新成果,有些遗憾。

   

2.   30 - 35

    这个阶段的个人原始创新成果比第一阶段减少了,但是集成创新的成果逐步增加。所谓集成创新,就是由于工作经验的丰富,拓展了各种技术领域的知识后,发现可以把不同技术领域的成果集成在某一个工具或软件中,从而实现了非原始创新的创新成果。

    为什么这个阶段的技术原始创新下降了呢?原因是:当你逐步进入技术管理岗位后,需要从风险和收益的角度分析某项技术,不敢不顾一切地按照自己的意愿做原始创新了,要考虑各种制约因素,导致创新时比较保守,创新性不足。

   

3.   35 - 40

    这个阶段的技术原始创新成果出现了第2个高峰,原因是:当你开始创业时,迫于生存压力,不得不全力以赴寻找差异化技术,为了解决业界尚没有关注的技术难点,做出了一些新的技术创新。不过,这种技术创新与第一阶段的技术创新有些不同,它的特点是:一项创新所花费的时间比第一阶段所花费的时间明显缩短,由于投入时间缩短,成果的深度不如第一阶段的创新深度,但是广度要比第一阶段多。也就是说,从创新项目的个数上看,这个阶段比第一阶段多,但是从每个项目的创新深度讲,不如第一阶段。

4.   40岁之后

   这个阶段的特点是:技术的原始创新程度继续下降,但是吸收消化再创新的能力提升。它的特点是:把各项比较成熟的技术拿过来,分析其存在的不足或者片面性,通过弥补现有技术的不足来实现创新。随着工作经验的丰富,对各项技术的了解更加深入,因此更容易分析各项技术的优缺点,但是,由于对技术创新的难度看得权重比较大,已经不敢做出比较原始的创新了,因此创新性继续下降。

  

    下图给出了随着年龄的增长,原始创新和集成创新的变化趋势图:

   

14.JPG

图中虚线部分是预测数据,今后看是否与其符合。

    给我们的启发:

1.   重大创新和原始创新要趁早,年轻时不要忽视创新机会,否则等你年龄比较大以后,各种制约因素使得你很难最大程度地发挥创新能力。事实上,如果你看一下物理学史的重大创新,像爱因斯坦,波尔,牛顿等的最重要创新都在二十几岁完成。

2.    原始创新可能有多个年龄高峰期,但是最高点是逐级下移的,上图中的蓝色次高点比最高点有所下降,也许将来还会有第3个高点,但是第3个高点可能会低于第2个高点。猜测第3个高点可能出现于刚退休后,由于没有各种压力,创新性会有一个短暂的爆发。


3.   集成创新的能力随着经验的丰富会逐步增加,上限目前尚不清楚,需要等若干年后再总结。

 楼主| 发表于 2018-11-5 15:04:35 | 显示全部楼层
回复 26# houjs


   

福建晋华事件思考

最近福建晋华被美国政府制裁引起了广泛讨论,我们需要思考:作为一个中国企业,如果遭受国外政府的制裁,如何才能度过难关?

一个公司遭受外国政府制裁,一般情况下会遭受打击,不应该休克死亡。但是,无论是中兴通讯还是福建晋华,从媒体报道看,似乎遭受美国的制裁后几乎就要休克死亡,是什么原因呢?

一个企业的采购来源一般是多样化的,可以来自于美国、也可以来自于欧洲、日本、韩国和中国台湾,如果被美国政府制裁,按理说应该可以从其它国家地区采购,虽然成本和质量可能不是最优,但还不至于束手无策。为什么中兴通讯和福建晋华遭受美国制裁后会如此被动呢?

原因在于:美国看起来是一个国家,但是他有一个广泛的同盟,一旦他制裁某家企业,欧洲、日本、韩国甚至中国台湾的其它厂商也都不敢给被制裁企业供货了。因此,被制裁企业相当于是被国际上大多数国家同时制裁,困难就很大了。

针对中国企业频频被制裁,我们该如何应对呢?

第一种策略就是:国家所有工业体系全部采用独立自主、自力更生的策略来建立,即使我们目前的技术远远落后于国外,也不再采用国外技术,而是下决心全部自己建立独立的工业体系。相当于是以一国之力来与全球的供应链来竞争。这个策略短期看,遭受的损失较大,但是长远看,经过几十年、上百年的发展,可以做到不再受制于人。

第二种策略就是:改变中国目前的工业体系优先发展策略,目前中国的工业体系是先做终端产品,然后由终端产品拓展到上游的零部件产品。例如,我们是先做手机产品,等手机产品市场足够大以后,再去做手机产品的核心部件。汽车产业也是如此,先做整车产品,再去研究零部件的技术。这个策略的好处是:可以快速提高GDP的产值,它的劣势就是:一旦上游产品受限,终端产品就会休克死亡。因此,可以改变整个工业体系的优先策略,优先发展最上游的产品和技术,等上游产品和技术全部自主可控后,再发展下游的终端产品。如果按照这个新策略,中国发展集成电路的优先级就不是先投入几千亿资金建立很多Foundry厂,而是先做光刻机、高精度硅材料、EDA工具、IP等,等这些产业全部成熟后,再建Foundry厂,这样就可以避免由于受制裁导致的被动局面。

第三种策略是:防守反击,提出反制策略,迫使对方收回制裁。反制措施可以是:利用国家的力量针对其某个具体公司进行制裁,使得其同样也遭受休克打击。一个公司无论多么强大,当它面对的是一个国家的全面对抗时,也很难全身而退。

第四种策略是:民间力量自发反制,例如在一个集中的时间段内,公众突然全部不使用制裁国的某个产品,使得这个产品遭受重大打击。韩国是民间力量反击的较好示例,他们的民众在遇到某些困难时,往往会自发团结抵制某个产品。

可能今后几年,我们会不断遇到企业被制裁的情况,我们应该从个案的研究上升到整体策略的研究,否则就会处处被动。

 楼主| 发表于 2019-7-10 16:39:14 | 显示全部楼层
本帖最后由 houjs 于 2021-9-22 07:33 编辑


更新DRC/LVS/RCX/LatchupRunset开发培训视频
最近我们更新了DRC/LVS/RCX/Latch up Runset的开发培训视频,共有25个视频文件,与之前版本的视频相比,主要不同点如下:
a.  RCX Runset的培训增加了4个新的视频,分别是TSV提取,RC simplify验证,三维精度分析和图形化显示寄生参数结果。
b.  增加了4个DFM相关应用的视频
c.  增加了Latch up Rule的视频
d.  DRC视频拆分为8个,增加了xcal的视频,每个内容更加集中
e.  增加了Pcell QA的视频
f.  增加了DPW功能的介绍
下面是视频文件名:
  感兴趣的读者可以到网易云课堂来观看,网址如下:
网易云课堂:
手机扫一扫:
   
    学员可同时享受如下服务:
1.     可获得相关疑问的解答。
2.     获得培训中提到的演示用例,自己可以运行用例,加深学习效果。培训方可以根据学员问题,提供对应的解答用例。
3.     学员可根据具体问题,获得更多与课程内容相关的word或者ppt文档。
4.     学员可获得培训中提到的培训方自主开发的eda工具的license使用权,可根据学习进程和效果来决定license时间长短。
      
每节内容介绍
导论:
目前,国内IC公司对Runset开发和QA有需求的公司主要分为2大类:第一类是Foundry内部的Runset团队,需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司,他们需要对Foundry提供的Runset进行局部修改或者优化,同样需要招聘Runset工程师。
不过,在招聘过程中,用人单位感觉到要找到合适的Runset工程师并不容易,主要原因是:Runset开发是一个很窄的领域,在高校微电子专业中并不设置这类课程,高校刚毕业的学生很难有该领域的工作经验。同时,在人才提供端,大部分微电子专业的学生更愿意从事IC设计工作,而不愿意从事Runset开发工作。

为了解决上述问题,我们开发了一个专门针对Foundry新入职工程师的Runset培训教材,对Foundry新入职工程师培训。


DRC Runset培训1
用来描述工艺规则文件的Design Rule的具体形式是什么?如何把文字和图示结合起来理解,它的显示含义和隐含含义如何分析?
最小宽度检查为什么默认需要写Singular, Abut < 90的选项,如果不写,会导致什么问题?
最大宽度检查为什么不能直接写“大于”号?它的常用三种检查方法的优缺点是什么?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
DRC Runset培训2
最大间距检查的“孙悟空跳不出如来佛掌心”是什么含义?为什么通过size step inside of layer可以实现该思路?
measure all的选项在哪些条件下使用?为什么nwelldeep nwell的间距检查需要用到该选项?还有哪些检查需要用到该选项?
复合层的距离检查书写需要有哪些注意事项?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
DRC Runset培训3
Enclosure检查在哪些条件下需要写outside also?
End of LineEnclosure如何实现?
ExtensionEnclosure有什么差别,为什么要定义2个不同的检查单词?Extension的露头刚好等于0如何查错?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
DRC Runset培训4
Flattenhierarchical检查有哪些不同?它的基本原理是什么?投影法和提升法的优缺点是什么?
Rectangle Enclosure的具体含义是什么?如何自动构造test pattern来检查该规则?
宽金属检查的基本思路是什么?如何通过xcal工具来分析复杂语句的layer依赖关系,如何快速读懂复杂语句?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
DRC Runset培训5
Runlength spacing的含义是什么? 如何实现该语句?如何自动构造test pattern来检查该规则?
LineEnd spacing的含义是什么? 如何实现该语句?如何自动构造test pattern来检查该规则?
与连接性相关的检查语句如何书写?如何自动构造test pattern来检查该规则?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
DRC Runset培训6
密度检查Density的全局检查和局部检查有何不同?如何实现该语句?如何自动构造test pattern来检查该规则?
天线检查的具体含义是什么?渐进式连接的用途是什么?有无二极管的条件下,如何检查规则是否满足? 如何实现该语句?如何自动构造test pattern来检查该规则?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
DRC Runset培训7
复杂器件的DRC规则如何书写?对应的test pattern如何自动构造?sample gds的图形如何准备,可以自动变换device的每个图形之间的距离吗?
PVSCalibre的语法有何不同?可以一一对应翻译吗?
针对先进工艺,离散点的检查如何实现?double pattern的检查如何实现?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
DRC Runset培训8
如何通过树形结构图查看DRC Codelayer依赖关系?
如何自动分析DRC Code的原始层是否与test pattern的原始层一致?
如何自动显示DRC Code的每个中间层的计算结果?
LVS Runset培训1
Design rule如何描述LVS器件,如何理解其含义?
版图中的连接关系是如何建立的?connect语句的屏蔽效应如何理解? MIM结构中的Via如何通过屏蔽效应体现连接?
Mos管的识别层是什么含义?Pin层是什么含义?Property如何计算?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
LVS Runset培训2
Attach语句如何书写,如何验证其正确性?
Mos管的nrd, nrs, sa, sb, sc, sca, scb, scc等参数如何书写?如何验证这些参数是否准确?
如何通过前后仿真来验证LVS runset的书写正确性?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
LVS Runset培训3
自定义器件和内置器件有何不同,如何书写自定义器件,如何验证其正确性?
LAYER QA的含义是什么?为什么要验证器件的识别层是否满足了must layernon layer的定义?如何通过自动工具验证?
LVS 检查中的ERC主要检查哪些内容,如何自动检查?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
RCX Runset培训1
寄生参数提取的三维和准三维基本原理是什么?为什么准三维的精度有误差?
如何描述工艺的cross view的截面图?
3种主流寄生参数提取工具的工艺描述格式介绍。
如何运行3种主流寄生参数提取工具?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
RCX Runset培训2
如何验证寄生参数提取的Runset是否准确?
Beoltest pattern是什么结构?组合参数有哪些?精度如何比较?
Meoltest pattern包含了哪些器件?如何通过pcell自动生成这些pattern? 如何分析忽略内部电容和不忽略内容电容的结果?
如何通过自动化的软件进行寄生参数精度分析?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
RCX Runset培训3
一个典型的模拟电路例子,通过不同的准三维工具和三维工具进行提取,误差达到了30%,该如何分析这些误差?
如何避免由于LVS layer的图形overlap定义导致的寄生参数重复提取的问题?
Conformal结构描述犯错的一个典型用例。
由于没有忽略器件内部寄生电容导致结果不准确的典型用例。
5corner中,RCbest,  RCworst的具体含义。
先进工艺中11corner中的CCworst, CCbest的具体含义。
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
RCX Runset培训4
如何在版图中直观看到每个寄生参数线网的所有图形?
如何通过图形直接看到它对应的寄生参数?
如何分析版图中距离比较近的图形的预估耦合电容是否与提取结果吻合?
Vgds工具如何自动实现上述功能?如何使用该工具的上述功能?
本课程提供了与培训内容相对应的运行实例,学员可以联系课程最后一页的邮箱来下载用例。
RCX Runset培训5
什么是3D IC 什么是TSV?  晶圆堆叠的典型应用图示。
主流工具在针对TSV寄生参数提取时的3个弱点,如何克服?
单个TSV的寄生电容如何考虑耗尽层导致的不同电压下电容值不同?
多个TSV的寄生电容如何快速通过场求解器计算?
多个晶圆提取出的网表如何自动合并?什么是基于线网名的合并?什么是基于晶体管提取的坐标合并?二者应用背景是什么?
针对多个晶圆堆叠的典型计算案例分析。
三维堆叠寄生参数提取全流程总结,解决了主流EDA工具不能解决的弱点,实现了国产EDA工具自主可控。
RCX Runset培训6
RCX Runset验证中为什么要引入RC simplify的概念?
RC Simplify针对寄生电阻短路,寄生电容开路的方法。
图形化工具plumb运行的方法和检查结果分析。
DFM Runset培训1
DFM命令的用途是什么?为什么引入DFM命令,它与普通命令的不同在哪里?
DFM Property命令的语法及基本含义,单层命令和双层命令的不同在哪里?
DFM Runset培训2
DFM命令常用的测量函数有哪些?
ECEW的函数用法是什么?
NETID函数的用法是什么?
NETPROPERTY函数的用法是什么?
DFM Stamp的用法是什么?
DFM Runset培训3
DFM Space与普通的INT/EXT/ENC检查有哪些不同?
DFMECMAX的用法是什么?
如何利用DFM命令查中心线对齐的检查?
如何利用DFM命令计算有源区的累加面积?
DFM Runset培训4
DFM Space与普通的INT/EXT/ENC检查有哪些不同?
DFMECMAX的用法是什么?
如何利用DFM命令查中心线对齐的检查?
如何利用DFM命令计算有源区的累加面积?
Pcell  QA培训:
Pcell的验证主要检查哪些内容?
如何自动获得pcellcdf参数的最大值和最小值?
如何进行Full Parameter的检查?
如何进行Connectivity的检查?
如何进行Layer QA的检查?
如何进行Simulation QA的检查?
Latch up Rule 培训:
常见的Latch up Rule的几何结构。
阻挡检查或者隔离检查为什么比较难以书写Runset?
为什么需要引入Find Closest Region的命令来书写阻挡检查?
正对的阻挡和斜对阻挡分别如何检查?
如何实现Latch up Rule的完整检查?
DPW计算Wafer中可以放置多少个die
Wafer中计算die个数的参数有哪些?
如何模拟foundry的工艺加工参数得到die个数?
DPW工具的基本功能有哪些?
采用拟合方法计算案例分析。

Screenshot_20190710_082621_com.tencent.mm.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-22 02:18 , Processed in 0.030792 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表