后端一般在什么情况下，比较适合设置group_path来优化timing?

xingyun666666

请问，后端，一般在什么情况下，比较适合设置group_path来去优化timing?

xingyun666666

回复 1# xingyun666666
顶一顶

Timme

什么时候都适合

xingyun666666

回复 3# Timme
一般都只是在placement前设置group path吗？我的意思是遇到哪种timing问题，会考虑设置group path？ 有些不是也适合设置group  path，设置了也没用

不说学习的事

回复 4# xingyun666666


    我之前做PT时发现setup的violation比较难修，且都是到macro的，这种到cell到macro的path就用group path设置下，之后就比较好修里。。。一点拙见，请指教

xingyun666666

回复 5# 不说学习的事


    是group_path -throught  macro的data pin吗？还是-to  macro的data pin?

Timme

C家的是这样设：http://bbs.eetop.cn/thread-473398-1-1.html
S家设是为了改变两个Cost：Max Delay Cost（修改compile_log_format可以打出来）和Endpoint TNS Cost

xingyun620

回复 7# Timme

借楼问，如果是icc，一般对IO的Timing怎么处理，假如place后IO没有violation，cts后冒出violation，比如reg2out，全是因为launch path 的propagated delay 为tree的长度，而capture path的propagated delay为0，一般怎么设置此类假错呢？
我记得陈涛版主之前说设置一个virtual clock，跟real clock同频同相，把这个delay加到virtual clock上，但是我有个疑问：如果各output port的delay约束本身就各不相同呢？那用这样的设置也好麻烦啊，需要对每个port都单独指定？感谢！

wwzj1990

IO timing 的处理有两种方法
1.cts后，在每个clock上加上负的clock latency，用来抵消clock latency，以近似得到io准确的timing，即近似得到launch latency和capture latency都为0的理想情况下的timing
2.如果一个clock port对应多个长度的异步clock，如果在clock port上加latency来抵消则没法兼顾所有长度的clock，所以需要virtual clock，将io timing constrain定义在不同的virtual clock上，然后给不同的virtual clock加上正的io latency，这样也可以近似得到launch latency=capture latency （正值）的 io timing

xingyun620

回复 9# wwzj1990

您好，我大概明白您说的原理，我的疑惑是：
假如有一个clk_A，对每一个output port，关于这个clk的set_output_delay的值都不一样，那创建virtual clock，似乎也要对每个port去加上tree的长度吧？那如果有成千上万个port呢？

也就是说：

如果 output_delay的值设的都一样，create一个virtual clock之后，可以

set_output_delay -clock clk_A_v value [all_outputs]

如果都不一样呢？是不是需要每个port单独设置了？

不知道有没有理解错，感谢指导!