critical path都是因为连线延时占到路径延时的80％，怎么改善？？？

liuwanghao · 发表于 2007-6-20 09:11:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我的设计在布局布线之后，critical path都是因为连线延时占到路径延时的80％，怎么改善？？？

maxin · 发表于 2007-6-20 10:12:52

约束！！！

liuwanghao · 发表于 2007-6-20 12:43:37

不加约束，通过在路径上插入寄存器能不能一定改善slack？？？

arbu · 发表于 2007-6-20 14:13:06

在路径上插入寄存器未必会有效果吧，连线的延时占到80%应该是由于你的布局不好，或者你在综合的时候应该把这些考虑进去。

yangyuf · 发表于 2007-6-20 17:40:06

加入area constrain.把一些大模块固定在一个范围内。
这种对输入输出尤其重要，输入输出逻辑应该尽量靠近IO

jinghang · 发表于 2007-6-20 20:46:09

优先考虑2楼的设定约束。
因为，只要满足了你的约束条件，合成工具大多不做继续的优化了。
如果设定约束不管用，插入FF就是下一个选择了。

要是满足设计的时间要求，就没有必要再优化了。哈哈

要是已经按设计要求指定了约束条件，结果出错了。嘿嘿
直接用插入FF的方法吧。

[ 本帖最后由 jinghang 于 2007-6-20 21:44 编辑 ]

liuwanghao · 发表于 2007-6-21 08:37:21

我先开始是觉得插入寄存器是不起作用的，还有可能恶化slack。我的FPGA的资源占用60％作用，大部分的负的slack的连线延时过大是出现在，

内部逻辑和memory之间的连线上。在FPGA中，memory块的位置相对固定，综合工具会尽量安排使用memory近的寄存器，如果这样连线延时过大的话，

那么我觉得，插入寄存器会更恶化连线延时，因为在更浪费资源的情况下，寄存器离memory会更远吧。

大家觉得呢？？？？？我也不是很肯定我得想法！！！！！

jinghang · 发表于 2007-6-21 14:31:05

有点儿清楚你的意思了。哈哈
60%的使用率并不是很高的拉。
现在的FPGA不到90%以上，不会出现你想象的布线紧张的吧。
因该是你的memory输出的时候没有用FF吧。（我猜的）
memory块里面就有输出FF的。

liuwanghao · 发表于 2007-6-21 17:23:53

memory块中的FF已经用了。

我在memory的入口和出口处各FF了一拍，非但没有改善，反而恶化了：（

poena · 发表于 2007-6-22 11:40:05

手动布线或者加驱动

critical path都是因为连线延时占到路径延时的80％，怎么改善？？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2