在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 、窝里康

[资料] SDRAM、DDR3、DDR4 verilog model

[复制链接]
发表于 2018-2-11 12:17:52 | 显示全部楼层
感谢楼主!
发表于 2018-2-11 13:37:21 | 显示全部楼层
回复 1# 、窝里康


   Thank you for sharing
发表于 2018-2-11 13:38:17 | 显示全部楼层
谢谢,很有用了
发表于 2018-2-21 17:25:06 | 显示全部楼层
在学习ddr,找了一些仿真模型,都是verilog写的

DDR3 SDRAM Verilog Model.zip (69.19 KB)

sdr_sdram.zip (12.15 KB)

ddr4_verilog_models.zip (1.04 MB)
发表于 2018-2-21 17:52:14 | 显示全部楼层
在学习ddr,找了一些仿真模型,都是verilog写的
DDR3 SDRAM Verilog Model.zip (69.19 KB)
sdr_sdram.zip (12.15 KB)
ddr4_verilog_models.zip (1.04 MB)
发表于 2018-2-21 17:52:58 | 显示全部楼层
在学习ddr,找了一些仿真模型,都是verilog写的
DDR3 SDRAM Verilog Model.zip (69.19 KB)
sdr_sdram.zip (12.15 KB)
ddr4_verilog_models.zip (1.04 MB)
发表于 2018-2-21 22:03:53 | 显示全部楼层
多谢分享
发表于 2018-2-21 22:07:07 | 显示全部楼层
多谢分享
发表于 2018-2-21 22:08:27 | 显示全部楼层
多谢分享
发表于 2018-2-22 06:05:54 | 显示全部楼层
Nice POST. Thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:28 , Processed in 0.020571 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表