[求助] XiLinx spartan-6系列的FPGA开发板调试DDR3问题

[复制链接]

握瑾怀瑜

发表于 2017-3-29 15:29:57 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

使用XiLinx spartan-6系列的XC6SLX25T-FGG484的FPGA开发板调试DDR3，型号使用MT41K256M16HA，由于PCB硬件上没有将FPGA上Zio和rZQ两个引脚拉低，DDR3调试不成功，硬件上通过跳线将这两个引脚拉低，但是还是失败，请问能够通过跳线串联电阻将引脚拉低吗？请问能不能通过软件配置引脚将其拉低？或者还有没有其他解决办法？

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-7-6 21:31 , Processed in 0.014081 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] XiLinx spartan-6系列的FPGA开发板调试DDR3问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1