在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: hi_china59

[资料] Automatic Analog IC Sizing and Optimization Constrained with PVT Corners

[复制链接]
发表于 2017-3-14 08:15:24 | 显示全部楼层
我想知道的是书里面的AIDA软件是开放的吗?如果不能开放 看这个书也没什么意思
发表于 2017-3-14 08:58:11 | 显示全部楼层
感謝樓主的分享
发表于 2017-3-14 08:58:12 | 显示全部楼层
good!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
发表于 2017-3-14 14:12:46 | 显示全部楼层
thanks for sharing
发表于 2017-3-14 15:19:44 | 显示全部楼层
look it and share it
发表于 2017-3-14 17:29:47 | 显示全部楼层
Thanks for sharing.
发表于 2017-3-15 13:39:17 | 显示全部楼层
回复 1# hi_china59


   谢谢分享
发表于 2017-3-16 21:57:52 | 显示全部楼层
发表于 2017-3-17 02:15:16 | 显示全部楼层
Xeixei
发表于 2017-3-17 11:14:49 | 显示全部楼层
gooooooooooooooooooooooooooooood
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 18:43 , Processed in 0.021400 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表