运放中有意义的话题

semico_ljj · 发表于 2017-2-23 10:43:24

值得一看

royno · 发表于 2017-2-23 14:42:46

回复 8# swustlilan

如果L较大，可能还是限制一下节点的电压，避免共栅管截止吧。

hehuachangkai · 发表于 2017-2-23 16:27:48

这有什么好分析的，就是两边并联了一个电阻，把折叠点的电位向下拉了一点而已。作用嘛，说不定就仅仅是因为designer太懒，不想改中间cascade管的nbias而已。

swustlilan · 发表于 2017-2-23 22:02:31

回复 10# love1226

一提醒就明白了，3Q

loopgain · 发表于 2017-2-24 15:12:33

降低增益

[原创] 运放中有意义的话题