在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2115|回复: 2

[求助] 数字部分和模拟部分的版图如何一起过LVS检查?

[复制链接]
发表于 2017-1-8 12:43:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神:我用DC&ICC综合了一版数字版图,还有模拟部分的版图是我自己手画的,我最终要把这两个部分拼起来,但是数字部分是没有原理图的,只有我生成的网表文件,我用一个只有输入输出pin的原理图生成了数字部分的symbol,然后我在LVS检查的时候加入了数字部分的网表,其余部分的网表都是由原理图生成的,但是这样做的LVS比对出错了,版图中提取出的管子数目是远远大于原理图提取出来的。这个应该怎样比对呢?整体的原理图网表应该怎么生成呢??谢谢各位了!
 楼主| 发表于 2017-1-10 14:49:31 | 显示全部楼层
我把数字部分BOX掉了,整体过LVS的时候先不考虑。单独给数字单元过一次LVS吧~~不知道各位大大有没有更好的办法?谢谢谢谢了!
发表于 2017-1-12 16:29:23 | 显示全部楼层
在原理图出的cdl中include 数字cdl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 13:52 , Processed in 0.015407 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表