在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3219|回复: 3

[原创] npmos交叉耦合的LCVCO的环路增益怎么仿真呢

[复制链接]
发表于 2016-9-19 19:22:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
aaaaa.jpg bbbbb.jpg

图1,如果是单NMOS耦合对的LCVCO,那么仿真环路增益就是断开交叉耦合的一个支路,插入iprobe,仿stb就可以了
图2,那么对于NPMOS交叉耦合对的LCVCO,该怎么仿真环路增益呢,怎么断呢
发表于 2017-4-24 15:06:41 | 显示全部楼层
楼主是否已经解决这个问题,也正在做带有PMOS和NMOS交叉耦合LC VCO的环路增益仿真,求教了
发表于 2021-6-15 17:23:45 | 显示全部楼层
请问,为什么要仿环路增益呢?
发表于 2022-7-29 11:05:53 | 显示全部楼层


Augustus98 发表于 2021-6-15 17:23
请问,为什么要仿环路增益呢?


仿真环路增益,看其起振条件如何啊。如果环路增益小于1的话,理论上是不起振的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-30 21:15 , Processed in 0.021715 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表