设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › clock uncertainty设置越大，时钟可以更快还是更慢？ ...
返回列表 发新帖
查看: 1688|回复: 1

[求助] clock uncertainty设置越大，时钟可以更快还是更慢？

[复制链接]
dyytx
发表于 2016-8-24 22:26:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
clock uncertainty在综合的时候一般怎么设置？这个设置的越大，时钟可以跑得更快还是更慢？怎么分析？
回复

举报

dyytx
 楼主| 发表于 2016-8-24 22:52:53 | 显示全部楼层
无标题.jpg
tl是时钟到launch dff的时间，tz是时钟到capture dff的时间，tf是时钟沿到q的延时，tc是组合逻辑的延时
如果把uncertainty设置更大（如果tl 比tz大），那period是不是无法满足，也就是综合不出需要的时钟？是这样理解吗
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 06:04 , Processed in 0.015490 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表