关于PDK的小疑惑

yzqqqq

有一个疑惑，cadence下做电路设计，假如不需要做版图设计，只需要仿真结果，是不是不需要工艺库，创建library时可以选“do not need a process information”

yzqqqq

自己顶一个

yzqqqq

有人吗

xielei

没有工艺文件没有办法仿真吧

bgd_wang

首先你要明白PDK是什么，process design kit，制成设计套件，通俗来讲PDK就是一系列技术档案，提供全定制IC设计时所需的基础架构元素, 如参数化单元库(PCell)、设计规则(rule decks)、仿真模型及其他更多项目。PDK都是针对个别晶圆厂与制程组合而建立的，以确保所有元素能够密切配合。所以工艺库的属于PDK的一部分，现在一些工艺制程，有些foundry是没有完整的PDK包的，但也有人在用。回到你的问题，仿真需要什么，当然是model文件，有了它就算没有工艺库的支持，也是可以仿真的。如果还需要版图，那就要设计文件，各种rule等等。

rainydate

当然可以这样做，只需要.SCS文件即可仿真，不需要工艺的tf文件

yzqqqq

回复 5# bgd_wang
可不可以解释一下model文件，就是.scs文件吗？具体作用是什么？

yzqqqq

回复 6# rainydate


   能不能解释一下.scs文件，为什么我没有这个文件

WRUI

不同版本的pdk会有很大差别吗？比如说CIS、RF和analog的

yesoili

PDK一般包涵很多部分，真正在仿真中起作用的其实是网表net文件，理论上只要有个网表就完全够了。你只要随便黏贴一下网表文件（包涵所有物理效应的网表，物理器件级建模如BSIM系列，而非RTL级的），就可以了。
然后对比一下测试数据，基本性能就已经出来了。
但是为什么还要其他部分呢？
这是因为工艺生产的要求，你的器件生产的时候需要版图的吧，所以怎么引用缩放尺寸的图形，这个逻辑代码写怎么缩放图形的东东就是PCELL，pcell是为了形成版图的。毕竟你的器件只有一个尺寸，最终生产的时候还要变成实际的器件图形连接的电路才行。
现在问题又来了，单元图形连接成集成图形，你用金属将器件联线在一起的时候，万一错了呢，那在生产的时候会不会才发现逻辑连错了？
所以，才有LVS，就是为了检测你的原理图和版图是正确的电气连接。
既然是涉及生产，那就要符合厂区里机台的工艺极限。假设光刻机工艺限制是0.5u以上才能曝开，那么你在设计间距的时候肯定要规定设计师设计的时候 ，版图上要满足spacing>0.5u，然后各种工艺限制的条件多了，就变成了DRC。
DRC直接反应工厂的生产能力，要是工厂发布了更加精细度的DRC，那一定是他们买更好的机台或者改进更好的工艺制程了。
剩下的其他PDK的内容都是没什么大用，但是没有也很难受的，比如给设计师一个更加舒服的可调控的面板，或者做一些工具栏。
还有一些设定板材物质条件的是给EM用的，EM也是和版图结合，但是和仿真网表不同的是，EM是用麦克斯韦方程等物理算法直接通过版图计算参数的，一般无源比较准，有源就又慢又不准了，除非你用TCAD去做器件设计，直接上工艺材料参数，那么单个器件跑的肯定比PDK准，但是它肯定不能胜任多级别的集成电路，计算量指数上升。