在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4455|回复: 7

[讨论] 关于Calibre的DRC\LVS的讨论

[复制链接]
发表于 2016-7-9 10:36:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做DRC或者LVS验证时,有图片那种提示错误,导致无法做验证,除非将有错误提示的CELL彻底打散才可以做验证,出现这种问题是为啥呢?
Screenshotllp.png
发表于 2016-7-9 10:58:23 | 显示全部楼层
是不是用了LVS BOX?
发表于 2016-7-9 11:15:48 | 显示全部楼层
是用了LVS BOX吗?
发表于 2016-7-11 10:07:26 | 显示全部楼层
这个CELL所在的LIB 没有 load 进来。
发表于 2016-7-11 15:17:22 | 显示全部楼层
底层调用netlist不全,需要include下那个cap的netlist
发表于 2016-7-12 10:30:39 | 显示全部楼层
回复 1# 林瑞

netlist 中没有此cap subckt define, 看是否没有include 到此cap netlist.
发表于 2016-7-30 09:56:15 | 显示全部楼层
网表的问题,喊电路帮你提一个
发表于 2016-7-30 15:53:41 | 显示全部楼层
是网表的问题,提网表的时候要INCLUDE基本单元器件的网表,TSMC叫source.added,SMIC叫empty_subckt.sp。里面定义的就是基本器件,PMOS,NMOS,电阻,电容。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:40 , Processed in 0.036719 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表