非ISO的LDMOS 在DCDC中的设计考虑

时光风筝 · 发表于 2016-7-4 19:15:35

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由时光风筝于 2016-7-5 10:11 编辑

请问各位大侠:以前谁用过非ISO 的powerfet，并且负载电流为3A以上。我总是担心会有大量的substrate noise 影响我的模拟电路，大家以前有谁用过类似的应用，采用什么策略避免noise的影响？

谢谢！

priestszpku · 发表于 2016-7-5 09:10:09

没有做过

不过，你的powerfet用PMOS实现，是不是就可以单独用一个井把它隔离开了？？？

bright_pan · 发表于 2016-7-5 09:44:26

3A, 那个功率管的面积好大的，散热，封装都得考虑。

qiwentuo · 发表于 2016-7-5 15:12:12

我现在就在搞3A的同步buck，要要用sot的封装，，，

freecore · 发表于 2016-7-5 15:35:31

请问各位大侠:以前谁用过非ISO 的powerfet，并且负载电流为3A以上。我总是担心会有大量的substrate noise ...
时光风筝发表于 2016-7-4 19:15

登录/注册后可看大图

这里有很多讲究，取决于你的器件工作模式，版图画法，保护环的做法，以及所需的隔离程度。

时光风筝 · 发表于 2016-7-6 09:36:14

这里有很多讲究，取决于你的器件工作模式，版图画法，保护环的做法，以及所需的隔离程度。
freecore 发表于 2016-7-5 15:35

登录/注册后可看大图

大侠，能否帮忙给一些guideline？

时光风筝 · 发表于 2016-7-6 09:38:04

我现在就在搞3A的同步buck，要要用sot的封装，，，
qiwentuo 发表于 2016-7-5 15:12

登录/注册后可看大图

能否给个联系方式，讨论下，谢谢！

时光风筝 · 发表于 2016-7-6 15:06:46

回复 6# 时光风筝

大侠，能否帮忙给一些guideline？

jiang_shuguo · 发表于 2016-7-6 15:17:25

有LDMOS的工艺都有隔离的，DNW，NBL，PBL都是隔离作用
不清楚你以前用的LDMOS 隔离和现在的LDMOS的没有隔离具体指的是什么？

时光风筝 · 发表于 2016-7-10 15:29:22

顶下----------------

[求助] 非ISO的LDMOS 在DCDC中的设计考虑