clock tree 做短都有哪些好处？在满足timing情况下！

萧璇 · 发表于 2016-7-4 16:16:46

正巧我的毕业设计与这个就比较相关
clock做短代表了clock latency更小，latency比较小的时候, clock会更好balance. 因此clock 之间的max skew也会减小，会更好解slew，所以clock上的buffer insertion number也会减少。同样也能减少clock level，另外芯片上的主要功耗都来自于时钟翻转，所以随着buffer数目的减少，自然的功耗也会降低。并且，做短clock其实对于timing会更好。

dongyinghui · 发表于 2016-7-4 16:32:21

您好，能详细回复下将时钟做短的具体方法吗？谢谢

lepetitprince · 发表于 2018-1-25 11:15:23

回复 6# Lover_Momo
clock path做短跟data path有什么关系呢？

lepetitprince · 发表于 2018-1-25 11:25:12

回复 11# 萧璇
为什么latency小，会更好地balance呢?为什么max skew小了，会更好解slew呢？谢谢

lepetitprince · 发表于 2019-1-30 13:14:11

回复 8# destiny21
这个回答现在再回过头来看，真的很经典。学习了

zyngto · 发表于 2019-1-30 14:02:58

重新回头看，才知道说的是什么

fangwang85 · 发表于 2020-12-16 14:18:29

destiny21 发表于 2016-6-24 10:55
在理解了clock structure和clock group之后，把每个主时钟的分支按timing关系划分group,适当调整cloc ...

你好请教下这个reconvergence & crossover点一般怎么处理呢

EricChan · 发表于 2022-9-9 11:48:12

学习一下

[讨论] clock tree 做短都有哪些好处？在满足timing情况下！

站长推荐 /2