设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 设计一个LDO

发新帖

查看: 1741|回复: 0

[求助] 设计一个LDO

发表于 2016-5-3 10:21:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我想设计一个LDO为芯片内部供电。如果VDD为9V以上，LDO的运放可以正常工作。可是如果VDD小于或等于5V，甚至于3.6V，此时LDO输出也是5V或3.6V，运放就无法正常工作，这个会不会对整个电路产生很大影响？VDD最高可达20V，如果用高压HVMOS应该用薄栅氧器件合适还是厚栅氧器件合适？谢谢各位大侠~

LDO, 薄栅氧, 厚栅氧, 器件, 运放

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-9-26 12:43 , Processed in 0.018907 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表