EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog数字VLSI设计教程 PDF+verilog源码

1 ... 15 16 17 18 19 202122 23 / 23 页下一页

楼主: megaic

[资料] Verilog数字VLSI设计教程 PDF+verilog源码

[复制链接]

chess2006

发表于 2022-7-17 23:18:08 | 显示全部楼层

内容丰富

回复支持反对

jfeta

发表于 2022-7-21 06:31:26 | 显示全部楼层

谢谢分享

回复支持反对

lay_

发表于 2022-8-31 09:46:46 | 显示全部楼层

顶顶顶顶顶

回复支持反对

hzq710789790

发表于 2022-10-31 10:37:04 | 显示全部楼层

非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

微尘其实是通信

发表于 2022-12-3 22:22:01 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

微尘其实是通信

发表于 2022-12-3 22:24:50 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

微尘其实是通信

发表于 2022-12-3 22:27:08 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

cdting

发表于 2023-2-22 19:46:09 | 显示全部楼层

Thanks!!!

EETOP创芯人才网职位发布入口

回复支持反对

cdting

发表于 2023-2-22 19:47:44 | 显示全部楼层

Thanks!!!

EETOP创芯人才网简历投递入口

回复支持反对

sins17

发表于 2023-2-23 15:47:33 | 显示全部楼层

回复支持反对

1 ... 15 16 17 18 19 202122 23 / 23 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-22 13:45 , Processed in 0.020014 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] Verilog数字VLSI设计教程 PDF+verilog源码

站长推荐 /2