设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 请问ICC中这种时序路径怎么处理？？

发新帖

查看: 1453|回复: 1

[求助] 请问ICC中这种时序路径怎么处理？？

发表于 2016-4-12 21:25:42 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

照片 001.jpg

这个寄存器是一个2分频的寄存器，从时序路径看，这个报告是假的，但是如何让ICC正确的去识别这个路径呢？

寄存器, 如何

相关帖子

回复

发表于 2016-4-14 09:00:28 | 显示全部楼层

launch path上的SYS_CLK的source latency 0.51，为啥没同样加到capture path的SYS_CLK上?
另外，二分频的时候，如果你在reg/Q上加了create_generate_clock，我估计你这个path都报不出来。。。。

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:09 , Processed in 0.019261 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表