|
|
发表于 2016-4-6 08:47:26
|
显示全部楼层
回复 9# icfbicfb
是这样的,版主:
在做数模混合的电路中,由于模拟的lib没有写的很完备,所以前端人员要求到达模拟的信号有的就有skew要求,比如模拟block上有data_in[0:7],这几个输入信号是从FF的Q端而来,比如是data_in_reg[0:7], 这八个reg是由同一个clock 触发,目前我们是这样做的,先把clock tree做好,skew尽量小一点,然后再将这八个reg的Q端分别设为clock root点,他们各自的leaf pin就是data_in[0]....data_in[7],然后把这些reg的Q端的root point放在同一个clock group中,从而实现让他们到达data_in[0:7]的skew符合前端人员要求,不知道版大还有其他的更方便的方法吗,因为如果要求平衡的skew特别多的时候,就非常不方便. |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
楼主