在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2957|回复: 3

[求助] ise综合后,LUT中的输入顺序和真值表有问题,请各位帮忙看一下!

[复制链接]
发表于 2016-2-24 15:16:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚刚开始学习verilog HDL,试着编写了几个小的程序,其中想要实现四个四入一出的LUT的小程序让我产生了很大的困惑,代码如下:





  1. module BasicLut(a,b,c,d,out1,out2,out3,out4);

  2. input a,b,c,d;
  3. output out1,out2,out3,out4;
  4. wire a,b,c,d;
  5. wire out1,out2,out3,out4;

  6. assign out1 = (a & ~d) | (~b & c & ~d) | (~a & ~c & d) | (~a & b & d);
  7. assign out2 = (a & ~b) | (~a & b & d) | (c & d);
  8. assign out3 = (~b & c) | (b & ~c & d) | (a & ~b & ~d) | (a & b & ~c);
  9. assign out4 = (b & d) | (b & c) | (~a & c & ~d) | (a & c & d);

  10. endmodule


复制代码


综合后结果图

综合后结果图

问题如下:
1、这张图左侧有四个输入,如何让它们按照abcd的顺序排布,而不是现在的bcda?
2、即便左侧的顺序不重要,但是我打开的第一个LUT的公式,因为我的理想是a对应I0,b对应I1,c对应I2,d对应I3,但是实际上第一个LUT中的顺序是a对应I0,d对应I1,c对应I2,b对应I3,所以按照这个公式计算出来的真值表和我想要的完全不一样。而其他三个LUT的顺序也是不正确的,并且和第一个中的adcb也是不同。我想请问,如何规定好abcd与I0I1I2I3之间的对应关系,使得我想要的真值表可以实现出来?
谢谢各位!
发表于 2016-4-22 21:07:22 | 显示全部楼层
顶一下
发表于 2016-4-22 21:27:43 | 显示全部楼层
不懂,关注。
发表于 2016-4-23 16:22:46 | 显示全部楼层
顶一下~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 15:58 , Processed in 0.026643 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表