|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
首先PLL.v是配置PLL核时自己生成的,pll例化文件如下:PLL_ctrl
PLL_ctrl_inst (
.areset ( areset_sig ),
.inclk0 ( inclk0_sig ),
.c0 ( c0_sig ),
.c1 ( c1_sig ),
.e0 ( e0_sig ),
.locked ( locked_sig )
);
我调用的:PLL_ctrl
uut_PLL_ctrl(
.areset(pll_rst),
//PLL复位信号,高电平复位
.inclk0(clk),
//PLL输入时钟,25MHz
.c0(clk_25m),
//PLL输出25MHz时钟
.c1(clk_100m),
//PLL输出100MHz时钟
.e0(sdram_clk),
//用于外部SDAM的时钟100M
.locked(locked)
//PLL输出有效标志位,高表示PLL输出有效
);
** Error: ./../design/PLL_ctrl.v(112): (vopt-2135) Too many port connections. Expected 35, found 37.
#
# Optimization failed
# Error loading design
# Error: Error loading design
# Pausing macro execution
# MACRO ./run.do PAUSED at line 15
112行:.vcounderrange ()); |
|