在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5660|回复: 3

[求助] 关于芯片测试时漏电流的问题

[复制链接]
发表于 2016-1-25 22:15:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚流的芯片终于开始测试了,现在测试时发现当加上电源和10MHz的时钟之后,在芯片的其他pin脚会有几百uA的电流,而且这个电流会随着时钟频率而变化,测试CLK端与VDD25,发现电阻偏小,但CLK端与VDD5和DVDD电阻正常,此时电路其他信号都没加,想问下这个电流是怎么回事,是正常的还是说芯片哪里穿了?谢谢各位
发表于 2016-1-26 08:53:51 | 显示全部楼层
芯片投出去之前一般都会做电路漏电检查的,你估计是没做漏电检查直接就扔出去。
 楼主| 发表于 2016-1-26 10:46:52 | 显示全部楼层
回复 2# perfect_ic

漏电流检查怎么做啊,设计的人自己做吗?
发表于 2016-1-26 10:58:27 | 显示全部楼层
我需要啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 22:31 , Processed in 0.016602 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表