在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7607|回复: 6

[讨论] 高速 Flash ADC 比较器设计问题

[复制链接]
发表于 2016-1-18 16:05:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在设计一个3bit的Flash ADC,信号频率是2.5GHz,采样率是5GSample/s。但是在做前置放大器和比较器部分的时候就遇到了很多问题,希望做过这部分的大牛能帮帮忙:
    1. 我的Vref取的是1.25V,Vin给的是直流是700mV,振幅是700mV,2.5GHz的正弦信号;Vin和Vref都是单端信号。看很多论文上前置放大器都是用的很简单的结构,所以自己最开始用的是下面的这个:




    可是这样的话,和7个基准电压156.25mV,312.5mV,468.75mV,625mV,781.25mV,937.5mV,1.09V对应的前置放大器的输出的直流电位很难控制。
    我是应该做一个适合于所有位的前置放大器呢,还是对应于每一个比较的基准电压做7个前置放大器然后分别调整呢。

    2.还有一点是,看了很多论文里面的前置放大器都是用的差分的结构,不管是Vin还是Vref,如下图:

QQ截图20160118160004.png


    在这里想问下,差分的和单端的在性能上有什么区别呢。

    3.最后想问下,如果我ADC里面不加时钟可以吗,就是比较器做成静态的那种,然后后面再接一个组合电路搭的decoder。因为5GHz的片外时钟可能不太好弄。

    现在只是在做前置放大器和比较器部分,但是做得一团糟,也很没头绪。还望做过相关的大牛们能不吝赐教!跪谢!
 楼主| 发表于 2016-1-18 16:07:04 | 显示全部楼层
额,上面的“1”里的图没放上去 QQ截图20160118155051.png
发表于 2018-12-2 09:35:34 | 显示全部楼层
学习中。。。。
发表于 2019-6-8 10:18:07 | 显示全部楼层
新人一个,我也做了一个,我的比较器中,比较级是静态的,比较器的锁存要通过时钟控制
发表于 2019-6-8 10:19:10 | 显示全部楼层
听老师说,比较器最好做成全差分输入,
发表于 2020-4-25 16:11:31 | 显示全部楼层
全差分输入 is better too !
发表于 2023-4-18 18:28:46 | 显示全部楼层
有同样的问题,楼主有答案了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:44 , Processed in 0.025832 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表