12B125M HS-SAR ADC in 28nm 的一点测试结果哈~

sumig

回复 20# kwankwaner
哈，Fom确实没办法和paper着重追求这些指标进行比较哈，为了Fom的，当然可以上动态逻辑单元(功耗低速度还快)，片内狂加decap，降低reference功耗，不过这个从商用化角度讲不太现实。作为商用化IP，主要还是以如何以最低使用成本和最小风险满足各种客户的不同集成需求作为首要目标，不过以后抽空还得做升级版本之类的肯定是砍功耗和面积了，客户一个个确实巴不得ADC零功耗、零面积才满心满意哈哈哈。

sumig

回复 19# vdslafe
就是用个额外电容预充电荷，然后根据每次转换进行相应的电荷补偿。

vdslafe

回复 22# sumig


    有paper么？

sumig

回复 23# vdslafe
貌似，还真没注意有啥好的文章可以参考，zero-crossing PIP ADC里用过类似的方式，但是那个补偿的是大信号，不够精确，SAR ADC也只是思考过，没正儿八经的搞哈。

vdslafe

回复 24# sumig


    哈哈，你可以去弄个isscc paper

sumig

回复 25# vdslafe
哈哈，搞不了了，还是老实看isscc吧哈哈哈

hezudao

回复 23# vdslafe


    搜今年的esscirc

liuqilong8819

回复 21# sumig


    同意这点。
    另有个疑问：如果输入端口阻抗很高，是不是需要做片内input buffer？这样R2R buffer在片内好做么？

vdslafe

回复 27# hezudao


    是这篇：A 1.6 GS/s 3.17 mW 6-b Passive Pipelined Binary-Search ADC with Memory Effect Canceller and Reference Voltage Calibration？

lonerinuestc

挺好的，有没有INL曲线可以看看？谱上有很多Non-harmonic spur