在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4551|回复: 9

[求助] 逻辑门的延迟怎样调到最小?

[复制链接]
发表于 2015-12-22 23:24:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ADC设计里面,数字部分的逻辑门(NAND、NOR、反相器)设计时,我需要最小延迟,分别增大PMOS宽长比可以提高上升时间,但是寄生电容也增大,导致下降时间反而增大,所以我就调整W/L,finger数。问题是我调完了不确定是否是最小延迟,我想问问大家都是先通过实验的方法找最佳尺寸?
发表于 2015-12-23 09:11:33 | 显示全部楼层
去看数字集成电路设计那本书里面的延时最小最优反相器链级数和反相器尺寸计算去
发表于 2015-12-23 12:58:56 | 显示全部楼层
二楼说的对。书里讲的很详细
 楼主| 发表于 2015-12-23 23:32:54 | 显示全部楼层
回复 2# 暮若幽荷


   今天看了下,讲得确实很详细,用那些公式来估算延迟、尺寸、驱动都很有用。
 楼主| 发表于 2015-12-23 23:34:10 | 显示全部楼层
回复 3# hughhuang


   非集电专业表示第一次看,涨姿势了
发表于 2015-12-24 12:36:52 | 显示全部楼层
回复 5# hzj8671


   我也是新人,可以多多交流
发表于 2015-12-24 14:27:35 | 显示全部楼层
回复 2# 暮若幽荷


    请问是Rabaey那本书吗?
 楼主| 发表于 2015-12-24 16:30:49 | 显示全部楼层
回复 7# cyl


   嗯,是的。第五章和第六章的内容。
 楼主| 发表于 2015-12-24 16:32:34 | 显示全部楼层
回复 6# hughhuang


   
发表于 2015-12-24 16:56:59 | 显示全部楼层
回复 8# hzj8671


    3Q!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:42 , Processed in 0.021156 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表