ADPLL博士论文

rcyang · 发表于 2017-12-4 18:01:36

thanks

trash_net · 发表于 2017-12-5 03:51:24

謝謝分享

fhy420462303 · 发表于 2018-1-16 15:03:00

俞博请教您一下关于您论文：1.DCO归一化做完之后看到是24bits送往DCO，这个是粗，中，细都是24bits送过去吗？？
2.24bits送DCO，但是之前DCO是粗6bits，中和细都是7bits，这个是怎么处理呢？直接使用高位吗？
3.问一个小白问题：感觉是phase_err作为DCO控制字，但是我们phase_err不是越来越小吗？？
这个对应的DCO控制字应该也是一样的呀，怎么控制DCO频率变化呢？？
带来不便望谅解，非常感谢！

落雪听禅 · 发表于 2018-1-21 20:06:21

thank you~~

王一文 · 发表于 2018-3-8 16:25:22

谢谢谢西

ysliu168 · 发表于 2018-3-9 11:59:23

thanks

yaoqing88 · 发表于 2018-3-10 01:17:23

谢谢分享！

ipmsn5 · 发表于 2018-3-10 02:23:51

回复 55# liuchuanfeng14

Ring osc 在实际应用中低于5GHz比较常见，高于8Ghz基本没有。原因是noise过大，而且power过高，

liuchuanfeng14 · 发表于 2018-6-13 21:36:00

回复 124# kimisdream

两位binary对于的温度吗只有四种情况：00对应1000，01对应1100，10对应1110，11对应1111；

liuchuanfeng14 · 发表于 2018-6-13 21:43:21

回复 139# fhy420462303

请教您一下关于您论文：1.DCO归一化做完之后看到是24bits送往DCO，这个是粗，中，细都是24bits送过去吗？？

送24位过去，也可以送23位过去，最低位可以舍弃，因为最低位可用sdm的dithering。。。

2.24bits送DCO，但是之前DCO是粗6bits，中和细都是7bits，这个是怎么处理呢？直接使用高位吗？

粗调6 bits；中调7 bits，并且和粗调有2 bits交叠；精调7 bits，并且和中调有2 bits交叠，sdm总共8 bits，所以一共6+5+5+8=24；

3.问一个小白问题：感觉是phase_err作为DCO控制字，但是我们phase_err不是越来越小吗？？

这个对应的DCO控制字应该也是一样的呀，怎么控制DCO频率变化呢？？

digital loop filter有积分通路，其增益无穷大，故DLF前的phase error接近为0，但控制DCO的码字在锁定后就是一个定值。。。

带来不便望谅解，非常感谢！

[原创] ADPLL博士论文

站长推荐 /1