ADPLL博士论文

truviet911 · 发表于 2017-4-11 23:51:02

thank you

thekingofthesky · 发表于 2017-5-9 19:38:42

kankan

sp065441 · 发表于 2017-6-12 15:38:59

不错不错。虽然还没接触过ADPLL ，但是还是一直在接触PLL的。

hidy1978 · 发表于 2017-6-12 16:56:59

Thanks a lot

wxmswjtu · 发表于 2017-7-18 19:15:18

感谢楼主

James.wyc · 发表于 2017-9-4 18:11:09

多谢多谢

suxiaoxin · 发表于 2017-9-5 15:21:40

fdfdfdfdfdfdfd

colinwang · 发表于 2017-9-5 15:28:59

谢谢分享

fhy420462303 · 发表于 2017-9-29 18:59:59

回复 1# liuchuanfeng14

请教您一下关于您论文：1.DCO归一化做完之后看到是24bits送往DCO，这个是粗，中，细都是24bits送过去吗？？
2.24bits送DCO，但是之前DCO是粗6bits，中和细都是7bits，这个是怎么处理呢？直接使用高位吗？
3.问一个小白问题：感觉是phase_err作为DCO控制字，但是我们phase_err不是越来越小吗？？
这个对应的DCO控制字应该也是一样的呀，怎么控制DCO频率变化呢？？
带来不便望谅解，非常感谢！

fhy420462303 · 发表于 2017-9-29 19:00:58

回复 124# kimisdream

我也没有搞清楚这个地方，您弄明白了吗？可否告知一下呢？

[原创] ADPLL博士论文

站长推荐 /1