设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 共享书籍:101 条 Verilog 和 SystemVerilog 设计陷阱 ...

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

发新帖

楼主: yangwenguan

[原创] 共享书籍:101 条 Verilog 和 SystemVerilog 设计陷阱

发表于 2017-10-15 21:30:27 | 显示全部楼层

Thanks

回复支持反对

发表于 2017-10-19 20:34:31 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-10-24 10:26:48 | 显示全部楼层

多谢分享

回复支持反对

发表于 2017-12-19 22:53:54 | 显示全部楼层

感謝分享

回复支持反对

发表于 2017-12-21 02:06:55 | 显示全部楼层

非常感謝~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-12-25 18:38:05 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-8 11:00:12 | 显示全部楼层

THANKS

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-17 20:29:50 | 显示全部楼层

写程序就是怕陷阱啊了解陷阱一次编译OK

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-18 08:34:13 | 显示全部楼层

精华书籍，推荐

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-19 14:06:15 | 显示全部楼层

非常不错的书籍，里面的代码很有警示作用

回复支持反对

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:48 , Processed in 0.019734 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表