设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 共享书籍:101 条 Verilog 和 SystemVerilog 设计陷阱 ...
1 ...5678910111213
返回列表 发新帖
楼主: yangwenguan

[原创] 共享书籍:101 条 Verilog 和 SystemVerilog 设计陷阱

[复制链接]
zyffpga
发表于 2024-3-2 18:24:15 | 显示全部楼层
多谢楼主分享好资料
回复 支持 反对

举报

zyffpga
发表于 2024-3-2 18:32:24 | 显示全部楼层
好资料，问题写的很详细，清晰易懂
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hetyu
发表于 2024-3-7 15:09:56 | 显示全部楼层
学习学习
回复 支持 反对

举报

heinzmann
发表于 2024-10-16 10:17:39 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

heinzmann
发表于 2024-10-16 10:18:42 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

heinzmann
发表于 2024-10-16 10:19:29 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Ralphjh
发表于 2024-10-17 14:46:30 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...5678910111213
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:52 , Processed in 0.018150 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表