设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 请问普通的clockbuffer是如何设计的？

发新帖

查看: 5081|回复: 6

[求助] 请问普通的clockbuffer是如何设计的？

发表于 2015-12-14 11:35:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最忌看了几篇关于时钟buffer的英文文章，看到很多做的clock buffer都很复杂，结构里面有charge pump、控制级等、还有PWCL等控制环。
在这儿请教一下各位，标准单元库中clock buffer的设计都是这么复杂吗？有什么普通的clock buffer结构吗？搜了一下中文的paper，基本上很少有讲时钟buffer的设计。
谢谢给位！

标准单元库, 时钟buffer

相关帖子

回复

楼主| 发表于 2015-12-14 14:07:04 | 显示全部楼层

顶一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-12-15 00:09:13 | 显示全部楼层

你看的都是模拟方法设计的关于锁相环的时钟吧！数字IC中其实主要指就是时钟树~

回复支持反对

楼主| 发表于 2015-12-15 08:39:14 | 显示全部楼层

回复 3# nature19900303
谢谢回答！因为之前没做过数字相关的东西，所以有些基本的概念都不太熟。请教一下你，数字电路中是使用普通的buffer去构成时钟树来形成时钟buffer吗？

回复支持反对

发表于 2015-12-15 13:06:24 | 显示全部楼层

回复 4# 578738434

一般会有专门用于时钟树的逻辑单元的，例如CKXXX的门，对上升下降沿的要求更高。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-12-20 16:36:11 | 显示全部楼层

就是更balance rise，fall delay一些，有的input pin加了diode，驱动能力可以很大，和其他buffer区别不大，
数字的

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2015-12-21 08:41:57 | 显示全部楼层

回复 6# icfbicfb 好的，谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 13:43 , Processed in 0.020588 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表