关于高频的信号跌落

尹风 · 发表于 2015-12-12 17:28:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在一块阵列芯片中(大小为6.4mm2x6.4mm2),有一条长的高频时钟线(180MHz,1um宽，3.2mm长，用顶层金属)，请问这种情况下高频的连接是否会出问题，信号会跌落吗？如果是，考虑的关键技术点是什么，怎样改进？

初步想可能得把这种连线考虑成传输线，可现在做的比较偏数字，没这方面的经验，谢谢各位帮忙。

jamesccp · 发表于 2015-12-14 17:48:14

3.2mm 传 180MHZ 的时钟还不需要传输线。后仿提 RCC 参数，看源头的驱动需要多少

jyhking · 发表于 2015-12-15 10:17:12

后提，仿真

尹风 · 发表于 2015-12-15 20:01:25

谢谢提醒，我试试

hughhuang · 发表于 2015-12-16 11:03:43

请问这个问题解决了么？问一下信号跌落是什么呢？我设计了一个锁相环单端输出5.4GHz，最后一级反相器输出阻抗为50欧姆，输出到PAD有200um长、5um宽的matel，理论上PAD的输出应该是满摆幅的，但是现在测试结果摆幅只有100mV左右，请问您遇到过这种情况么？（应该不是锁相环的问题，因为片上还有别的模块需要锁相环提供时钟，其他模块工作正常，所以锁相环输出即使不是满摆幅也是接近满摆幅的）

[求助] 关于高频的信号跌落

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2