在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4656|回复: 12

[求助] xilinx 7series vc707 DDR3读写控制问题

[复制链接]
发表于 2015-10-31 21:45:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zwtzwtzwt 于 2015-10-31 21:49 编辑

测试代码的结构是根据计时器发送读请求,进入写状态,以write_addr=1024为首地址写入若干个时钟data,然后经过若干时钟发送一个读请求,读出1024-XXXX地址的数据,波形图如下所示:黄色波形为写请求、写地址、写数据;蓝色波形为读请求、读地址、读数据。 QQ截图20151031212421.png
那么问题来了,每次读出来的前8个clock的数据,都是写数据时写进去的最后8个clock的数据,第9个clock才是写入地址1024的data。。代码修改很多次,没有检查出导致这个问题的逻辑错误,刚接触这个板子,对这个板子的ddr3的内部连接不很清楚,不知道是不是内部fifo导致这个问题,求大神帮助,感激不尽!每次改代码都要跑半个小时,累觉不爱了!
wr.png wr1.png
rd.png
rd1.png
 楼主| 发表于 2015-11-1 15:56:28 | 显示全部楼层
发表于 2016-1-26 22:05:47 | 显示全部楼层
我调试的ddr3感觉能写进去,但是读不出来,app_rd_data_valid一直为低,app_en,app_cmd,app_addr是按手册上给的,但是app_rd_data_valid一直为低,能否指导一下?或者把你的测试代码让我参考参考,不胜感激!邮箱:xd240@163.com
发表于 2016-2-21 15:54:27 | 显示全部楼层
应该 是地址那里吧
发表于 2016-2-21 15:55:58 | 显示全部楼层
你的DDR3应该是SODIMM DDR3 存储器 1600Mbps吧,与芯片可能有所 不同的
发表于 2016-2-21 16:08:14 | 显示全部楼层
,应该是你自己弄错了,看了一下你的图形,RD是读的操作,数据有效要到下一个时钟周期才是有效的。RD不是数据的VALID。
发表于 2016-2-22 09:52:50 | 显示全部楼层
围观一下学习学习
发表于 2016-2-23 11:51:03 | 显示全部楼层
好好看文档
 楼主| 发表于 2016-4-14 10:15:11 | 显示全部楼层
问题之前就解决了,再来回复下。
出现错误的原因是:写地址fifo与写数据fifo不同步导致的,在第一个写周期,写入地址fifo的地址数比写入数据fifo的数据的数目少8个,因此在数据fifo中残留个8个数据,到了第二个写周期被写入到开始的8个clk。
文档中没有看到这种触发式读写的时序图,所以开始根据文档的时序出现了这个错误~感谢楼上各位回复。
 楼主| 发表于 2016-4-14 10:16:36 | 显示全部楼层
回复 3# xd240

不好意思,我问题解决后就没上这个网站了。你的问题解决了么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 00:19 , Processed in 0.036154 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表