在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1825|回复: 2

[求助] edi 时钟树为何这样做?

[复制链接]
发表于 2015-10-30 16:50:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
56243480760600679.jpg

在edi中,将clock root设置在block的端口CK,时钟树做完后,会在CK端口和它之后第一个MUX之间插入两级buf,这是什么原因,我怎样让工具不插入这两个buff?谢谢!
发表于 2015-11-13 15:21:45 | 显示全部楼层
回复 1# bjdonkey

给的信息量太少了,没办法具体回答这个问题,不过我想你可以试试从下面找原因:
1. 是不是这个mux的transition太大,不能meet DRV,所以前面要插buffer?
2. 是不是为了平衡clock skew加入了buffer?这个要分析整个clock tree的影响。

如果在不违反DRV的情况下,可以考虑用ECO删除这两个buffer。
 楼主| 发表于 2015-11-13 17:15:44 | 显示全部楼层
回复 2# 糖果姐姐

谢谢您的建议,我再查查看!另外时钟树就是这个简单的结构,就这么几个门。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:44 , Processed in 0.020077 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表