在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yzt000000

[原创] VCS+UVM+VERDI+Makefile 验证环境

[复制链接]
发表于 2016-11-21 16:49:47 | 显示全部楼层
感谢!
发表于 2016-11-22 11:18:27 | 显示全部楼层
感谢楼主分享
发表于 2016-11-22 11:19:07 | 显示全部楼层
感谢楼主分享
发表于 2016-11-24 15:01:23 | 显示全部楼层
回复 1# yzt000000

楼主你好,我想问一下,是不是只有把组件打包成package,verdi界面才显示验证环境中的各个组件,否则不显示???
发表于 2016-12-21 15:03:46 | 显示全部楼层
谢谢分享。。
发表于 2016-12-22 06:33:09 | 显示全部楼层
好人呀,希望多沟通交流,一般都在自带的仿真器上面去调试,还没想到用verdi
发表于 2016-12-24 16:09:50 | 显示全部楼层
thanks a lot, and store for reference.
发表于 2016-12-29 09:45:03 | 显示全部楼层
回帖赚积分
发表于 2017-2-10 16:49:59 | 显示全部楼层
15的版本没用过
发表于 2017-2-10 16:52:33 | 显示全部楼层
感谢LZ分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 04:26 , Processed in 0.019781 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表