在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3846|回复: 4

[求助] 关于小尺寸工艺POLY电阻最小W的问题

[复制链接]
发表于 2015-9-19 10:20:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟一直有一个疑惑:
比如40/65nm工艺,栅极的Lmin=40/65nm(低压CoreDevice)Lmin=100nm(1.8V IO Device)。

那么问题来了,为什么POLY电阻的最小Width=400nm~600nm?

电路里面总有一些,既不要求匹配,也不要求电阻精度,也不走大电流的电阻,可能是几Mohm,如果可以用Width=100nm那也能把电阻的面积缩小到原来的 几十分之一。甚至如果电阻的面积代价变小之后,电路的拓扑都可能改变了。


求大拿解释!!

有没有可能就是工艺厂商,骗钱的,反正按面积算钱?
Model不准也无所谓,+/-50%的 variation 对于有些应用也是可以接受的。
发表于 2015-9-19 17:59:31 | 显示全部楼层
回复 1# 93825988


   如果你可以接受窄的w带来的影响,告诉foundry把这个rule waive掉就好了
 楼主| 发表于 2015-9-21 10:07:37 | 显示全部楼层
回复 2# feynmancgz

谢谢
你们有这么做过么?我们当时 把Wmin 从 600nm 减小到 400nm 就跟 TSMC 扯了好长时间。UMC倒是挺痛快的,可以接受Wmin=400nm。
发表于 2015-9-21 15:34:39 | 显示全部楼层
回复 3# 93825988


   哈哈,我们做过,但用的不是TSMC。
   人家TSMC就是这么霸气,根本都不在乎你这几个钱。。。。。。
发表于 2017-2-27 20:12:52 | 显示全部楼层



90nm poly电阻最小宽度呢?能到500nm么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 06:22 , Processed in 0.020149 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表