ICC提取的后仿网表和LVS用的原理图的区别

xiajinminyu · 发表于 2015-9-15 10:25:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ICC提取的后仿网表和LVS用的原理图的区别是什么呢？

都用write_verilog命令，
我看到LVS用的原理图命令是：
write_verilog -split_bus -pg -no_physical_only_cells $work_folder/output/main_schematic.v, 这个no_physical_only_cells参数怎么理解啊？？？

而后仿的网表则用write_verilog -no_corner_pad_cells -diode_ports -no_pad_filler_cells -no_core_filler_cells $work_folder/output/main_sim.v，-pg是电源网表，要不要加呢？

感激不尽~~

icfbicfb · 发表于 2015-9-15 17:59:20

lvs 主要是为了导出dcap， power pad等有管子的physical only cell，不能完全的-no

后仿真通常不需要这些cell，当然就是-no了， write_verilog的选项很多，慢慢研究吧

[求助] ICC提取的后仿网表和LVS用的原理图的区别

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1