在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2496|回复: 12

[求助] via用一个大的好还是用多个小的好

[复制链接]
发表于 2015-9-3 06:02:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问,在画bipolar模拟版图时,为了提高可靠性和减小接触电阻,via是用一个大的好还是用多个小的好?对于foundry,在加工过程中,有没有区别?谢谢
发表于 2015-9-3 13:50:48 | 显示全部楼层
应该是用多个小的via好。
发表于 2015-9-4 11:35:37 | 显示全部楼层
数字电路中会用多个小的孔
发表于 2015-9-7 16:31:05 | 显示全部楼层
VIA的DRC有严格要求。画一个大的肯定是不可以的。
发表于 2015-9-8 09:38:23 | 显示全部楼层
肯定是多个小的,否则drc会出错的
发表于 2015-9-8 10:14:53 | 显示全部楼层
每一个process 的design rule 对via都有确定的rule,一般只有一种size。
发表于 2015-9-8 12:32:49 | 显示全部楼层
看数字的版图上是许多个小的via
发表于 2015-9-8 13:54:56 | 显示全部楼层
都只从design rule 出发, 那为什么多个小的比一个大的好呢?
发表于 2015-9-8 13:57:27 | 显示全部楼层
via制版的时候,要求统一到一个尺寸的---
发表于 2015-9-9 17:27:44 | 显示全部楼层
via是fixed size吧,哪里能大小自己调整的,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 15:06 , Processed in 0.032066 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表