设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › systemverilog 学习资料。
返回列表 发新帖
查看: 1995|回复: 5

[原创] systemverilog 学习资料。

[复制链接]
_shanks
发表于 2015-8-18 12:51:29 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
DOULOS_SystemVerilog+tutorial1.pdf (244.77 KB, 下载次数: 48 ) System+Verilog+for+Verification,+2nd+Edition.pdf (2.49 MB, 下载次数: 39 )
systemverilog

相关帖子
回复

举报

student321
发表于 2015-8-18 19:28:12 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

peepeekid
发表于 2015-8-20 02:55:49 | 显示全部楼层
Posted before, really old stuff
回复 支持 反对

举报

qi078
发表于 2015-8-20 09:09:34 | 显示全部楼层
收下了，学习学习
回复 支持 反对

举报

lyuyangly
发表于 2015-8-20 09:15:24 | 显示全部楼层
下来看看，学习一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wayneruby
发表于 2015-8-27 20:32:53 | 显示全部楼层
感謝分享，非常實用
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:08 , Processed in 0.020121 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表