FPGA项目记录0--MCU验证

ligang1986718

目前新进入一家公司，做MCU的FPGA验证，基本算是快完成了，现在有点时间，以后会把遇到的问题，解决方法，或者学习心得贴上来，供大家学习借鉴和自己查阅时用。
项目心得1----在用FPGA综合的时候，如果xst综合结果不正确，可以试试synplify。
      在项目刚开始的时候一直用xst综合，有几个问题一直报错，被优化点了，虽然通过选择ISE的参数能够避免这个错误，不过综合出来的结果始终不正确。最后是在没办法的情况下，用synplify综合，就通过了。不过synplify综合也遇到很多不能正常的测试，synplify综合不像ISE可以直接勾选保持层次关系，在chipscope的时候可以看见每个模块的基本输入输出信号。在synplify综合的时候默认是要进行层次优化的，而且synplify没有一个全局参数可以保持层次关系。当自己研究了很久才发现synplify可以在rtl级(rtl代码里面)写综合属性，不过要在代码里改，我们用的代码都是自己没有权限修改的，大家都要用同样路径下的代码，最后又看了看文档，用.sdc完美解决这个问题。不过想要抓那个模块的信号必须每个模块，每个模块的写约束才行。明天把在rtl写的综合约束和sdc里面的约束贴出来。
      希望大家可以借鉴，不要像我，把自己搞的好累，公司没有人会，公司以前走了的高手也不会，项目催的急，把人都搞崩溃了。不过现在总算可以缓一缓了，有时间来记录项目经历和学习心得。希望和大家一起把FPGA学好，大家一起讨论。

zzczx

回复 1# ligang1986718
    支持原创 总结 贴

清霜一梦

期待，期待。

574920045

回复 1# ligang1986718


    期待高手的宝贵经验！！！！

liuguangxi

xst综合结果不正确更多的是代码写的不是足够规范，好的代码应该能够在各种综合器上综合出正确的结果，这样可移植性和可靠性才更高。

ligang1986718

回复 5# liuguangxi


   就是啊，时钟太多，全是门时钟，bufg不够用，代码风格不好，在写约束，尽量不改代码啊。有点难搞，希望大家可以一起讨论，不修改代码的情况下，满足要求。

ligang1986718

回复 4# 574920045


   我就一菜鸟啊，总结下，给初学者一点点印象。

xlteam2

GOOD ARTICLE

ligang1986718

synplify 综合，ise后仿真保留层次命令,chipscope看信号，可以看见端口信号。

crystalkds

mark 一下