EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Stardand for Verilog HDL / IEEE.1364-2005

1 ... 10 11 12 131415 16 17 18 / 18 页下一页

楼主: 山水风情

[资料] IEEE Stardand for Verilog HDL / IEEE.1364-2005

[复制链接]

admiration123

发表于 2021-10-15 14:33:41 | 显示全部楼层

回复支持反对

恋爱大师阿普

发表于 2021-10-28 17:03:12 | 显示全部楼层

学习了

EETOP创芯人才网职位发布入口

回复支持反对

上弦玥

发表于 2021-11-9 11:01:19 | 显示全部楼层

感谢分享标准资料

回复支持反对

chenls_2002

发表于 2021-11-15 20:41:58 | 显示全部楼层

感谢分享

回复支持反对

warday

发表于 2021-11-22 16:05:16 | 显示全部楼层

谢谢分享了

EETOP创芯人才网简历投递入口

回复支持反对

asd4211226

发表于 2021-11-24 10:08:29 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

xieerman1

发表于 2021-12-7 10:26:07 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

左手沧桑

发表于 2021-12-14 19:19:50 | 显示全部楼层

看看资料学习下。。。。

EETOP创芯人才网职位发布入口

回复支持反对

Vircss

发表于 2021-12-26 20:13:45 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

李风陵

发表于 2022-3-15 10:12:03 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 10 11 12 131415 16 17 18 / 18 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-5 14:50 , Processed in 0.022390 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] IEEE Stardand for Verilog HDL / IEEE.1364-2005

站长推荐 /1