在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2842|回复: 5

[求助] calibre lvs 检查!!!

[复制链接]
发表于 2015-6-25 20:48:04 | 显示全部楼层 |阅读模式
20资产
8.png 利用calibre 跑lvs,Run lvs 后出现这个提示,问题出在哪儿啊? 如何解决!!求高手指点!!

发表于 2015-6-25 22:15:24 | 显示全部楼层
没加stdcell的spice netlist 吧
发表于 2015-6-26 03:06:24 | 显示全部楼层
netlist 里面一写subckt 没有定义,估计是netlist不完整
发表于 2015-6-26 09:06:04 | 显示全部楼层
要把std cell的spice include 进去
发表于 2015-6-26 10:36:36 | 显示全部楼层
需要手动改下网表,在网表内include一个stdlib的empty—subckt信息,其实就是个带端口的空网表。或者就是在stream out的时候在导出界面的include里添加空网表的路径,导出一次即可。
发表于 2016-5-14 11:18:25 | 显示全部楼层
lvs的时候应该是没有加载empty_subckt.sp这个文件。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 07:15 , Processed in 0.029200 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表